Artikel-ID: 000076432 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 08.10.2015

Warum funktioniert mein Arria 10 HPS ENUTZEROBERFLÄCHE zur FPGA Schnittstelle in der Hardware nicht korrekt?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung Aufgrund eines Problems in den Quartus® II Softwareversionen 15.0 Update 2 und früher fehlt eine Taktzuweisung für die Taktfrequenz(en), die verwendet werden, um die Daten von den HPSE-ischen Kernen in den Kern der FPGA zu starten.
Infolgedessen werden diese HPS ECONTROLLER zu FPGA Pfaden nicht zeitlich verläuft.
Lösung

Um dies zu korrigieren, sollten Sie die folgenden Taktzuweisungen manuell erstellen:

Für ESUPPORT0:

create_clock -name EMAC_TX_CLK -period 8,00 [get_keepers {*|fpga_interfaces|peripheral_emac0~phy_txclk0_cmrefclk.reg__nff}]

Für ESUPPORT1:

create_clock -name EMAC_TX_CLK -period 8,00 [get_keepers {*|fpga_interfaces|peripheral_emac1~phy_txclk0_cmrefclk.reg__nff}]

Dieses Problem soll in einer zukünftigen Version der Quartus II Software behoben werden.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 3 Produkte

Intel® Arria® 10 GT SoC-FPGA
เอฟพีจีเอ Intel® Arria® 10 GX
เอฟพีจีเอ Intel® Arria® 10 GT

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.