Artikel-ID: 000076430 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 27.02.2014

Regel C103: Gated Clock speist nicht mindestens eine vordefinierte Anzahl von Taktports, um effektiv Energie zu sparen

Umgebung

  • Intel® Quartus® II Software
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Möglicherweise wird die folgende Warnung angezeigt, wenn Sie das Design Assistant-Tool in der Quartus II-Software auf Ihrem kompilierten HPS-Design ausführen.

    Regel C103: Die Gated Clock speist nicht mindestens eine vordefinierte Anzahl von Taktports, um effektiv Energie zu sparen. <hierarchy>:altdq_dqs2_inst|dqsbusout

    Lösung

    Diese Warnung wird erwartet und kann ignoriert werden.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 6 Produkte

    Arria® V SX SoC-FPGA
    เอฟพีจีเอ Arria® V GT
    Cyclone® V SX SoC-FPGA
    Cyclone® V ST SoC-FPGA
    Cyclone® V SE SoC-FPGA
    Arria® V ST SoC-FPGA

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.