Artikel-ID: 000076424 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 09.01.2020

Warum generiert der 100-Gbit/s Ethernet-IP-Core mit aktiviertem CAUI-4 PCS und RS-FEC periodische Fehlerblöcke nach 2 Stunden, wenn sie im Intel® Arria® 10 GT-Gerät implementiert sind?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Niedrige Latenz 100G Ethernet Intel® FPGA IP für Arria® 10 und Stratix® V
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in den Intel® Quartus® Prime Software-Versionen 19.3 und früher wird der Ethernet-IP-Core mit niedriger Latenz von 100 Gbit/s mit aktiviertem CAUI-4-PC und RS-FEC periodische Fehlerspitzen generieren, wenn sie im Intel® Arria® 10 GT-Gerät implementiert werden.

    Lösung

    Um dieses Problem zu beheben, generieren Sie den IP-Kern in der Intel® Quartus® Prime Software 19.4 oder neuer erneut.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    เอฟพีจีเอ Intel® Arria® 10 GT

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.