Kritisches Problem
Aufgrund eines Problems mit der Intel® FPGA P-Tile Avalon® Streaming IP für PCI* Express wird ein Fehler im unten stehenden Formular angezeigt, wenn in der IP-GUI die Option "Completion Timeout Interface aktivieren" ausgewählt ist.
Fehler: intel_pcie_ptile_ast_0.dummy_user_avmm_rst verfügt über eine zugehörigeClock von "p0_hip_reconfig_clk", die nicht gefunden werden konnte
Dies ist darauf zurückzuführen, dass die Completion Timeout-Schnittstelle fälschlicherweise mit dem hip_reconfig_clk verbunden ist. Dieser Fehler hindert die IP an der Generierung.
In v20.1 der Intel® Quartus® Prime Pro Edition der Software besteht keine Problemumgehung. Generieren Sie die IP mit der Option "Enable Completion Timeout Interface" deaktiviert.
Dieses Problem wurde ab Version 20.2 der Intel® Quartus® Prime Pro Edition der Software behoben.