Artikel-ID: 000076416 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 09.01.2020

Warum wird das Beispiel-Designtestbench für die Einkanal-E-Kachel Hard IP for Ethernet Intel® Stratix® 10 FPGA IP 10GBASE-KR Variante weder in Ncsim® noch in Xcellium® abgeschlossen?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Ethernet
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Software Version 19.4 wird der Beispiel-Designtestbench für E-Tile Hard IP für Ethernet Intel® Stratix® 10 FPGA IP-Variante mit einem einzigen Kanal von ausgewählten 10GBASE-KR nicht abgeschlossen, wenn Ncsim® oder Xcellium® verwendet wird.

    Lösung

    Um dieses Problem zu umgehen, erhöhen Sie die Anzahl der Kanäle in Ihrer 10GBASE-KR-Variante auf mehr als "1", wenn Sie das Beispieldesign mit Ncsim oder Xcellium simulieren.

    Dieses Problem wird ab der Intel® Quartus® Prime Pro Software Version 20.1 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 3 Produkte

    เอฟพีจีเอ Intel® Stratix® 10 MX
    เอฟพีจีเอ Intel® Stratix® 10 TX
    Intel® Agilex™ FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.