Artikel-ID: 000076414 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 05.05.2021

Warum reagiert die Intel® Stratix® 10 PCIe*-Avalon®-MM-Hard-IP nicht auf eingehende Speicher-Lese-TLPs mit dem eingestellten "Ordering Bit"?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Avalon-MM Intel® Stratix® 10 Hard IP für PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund einer Einschränkung der Intel® Stratix® 10 PCIe* Avalon® -MM Bridge werden eingehende Speicherlese-TLPs mit dem Bitsatz "Eine besondere Bestellung" fallengelassen und keine Fertigstellung zurückgegeben, was zu einem Systemausfall führen kann.

    Lösung

    Um dieses Problem zu umgehen, beschränken Sie den Link-Partner, nur die Memory Read TLPs zu senden, ohne dass das "Alle Bestellungs-Bit" auf die Intel® Stratix® 10 PCIe* Avalon® -MM Hard IP eingestellt ist.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.