Artikel-ID: 000076392 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 07.04.2021

Kann das Intel® Agilex® EMIF Debugging Toolkit Schnittstellen in zwei verschiedenen I/O-Reihen unterstützen?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Externe Speicherschnittstellen Debug-Komponente Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 20.1 kann das Intel Agilex® EMIF Debug Toolkit Keine Schnittstellen in zwei verschiedenen I/O-Reihen unterstützen, da es nicht zwischen Schnittstellen mit der gleichen ID, die sich in verschiedenen Reihen befinden, unterscheiden kann. In einem Intel Agilex EMIF-Design kann die ID nicht manuell festgelegt werden.

    Hinweis: Das Intel Agilex EMIF Debug Toolkit kann mehrere Schnittstellen in einer I/O-Reihe unterstützen.

    Lösung

    Um dieses Problem in der Intel® Quartus® Prime Pro Edition Software Version 20.1 zu beheben, aktivieren Sie das Intel Agilex® EMIF Debug Toolkit auf Schnittstellen, die jeweils in einer I/O-Reihe implementiert wurden.

    Dieses Problem wird ab der Intel® Quartus® Prime Pro Edition Software Version 20.2 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.