Bei der Generierung des Designs von Gen3x8 PIPE mit einem Gerät mit -2/-3 Geschwindigkeitsklasse und Zuweisen der Pin-Positionen von tx/rx zur Platzierung von PCIE HIP wird ein Passgenauigkeitsfehler wie unten berichtet:
Fehler(18510): PIPE Master Channel < ovSOFTPCIE_TxP[4] > kann aufgrund der Zeitanforderung < PIN_BF49 > nicht an der HIP-Kanalposition platziert werden. Ändern Sie entweder den Master-Kanal in einen anderen Index, um HIP-Kanalstandorte zu vermeiden, oder ändern Sie die Master-Kanalposition, um HIP-Kanalstandorte zu vermeiden, oder ändern Sie die Geschwindigkeitsstufe auf 1.
Dieser Fehler wird gemeldet, wenn die Build-Version QuartusII® 17.0/17.1 verwendet wird und das Zielgerät die Geschwindigkeitsstufe -2/-3 hat.
Ändern Sie für die Build-Version 17.0/17.1 die Gerätegeschwindigkeitsstufe auf 1.
Dieser Fehler wurde durch QuartusII® 18.1 und höher behoben. Empfehlen Sie, für das PIPE-Design der Produktreihe Stratix10® ein Upgrade der QII-Version auf 18.1 und höher zu empfehlen.