Die MAX® 10 ADC IP bietet eine feste Abtastrate von 1 Msa/s für die gesamten Testpunkte.
Sie können die Samplingrate senken, um einen größeren Zeitabstand für das Filterdesign zu erhalten, indem Sie die problemumgehung unten befolgen.
Sie können die Abtastrate der ADC IP senken, indem Sie eine höhere Taktfrequenz in der ADC IP GUI wählen als die Frequenz, die für den PLL-Ausgabe-Takt festgelegt ist, der sie steuert.
Wenn die PLL zum Beispiel so konfiguriert ist, dass ein 10-MHz-Takt für die ADC IP zur Verfügung steht, sollten Sie den Referenztakt in der ADC IP auf 10 MHz einstellen, um eine 1-Msa/s-Samplingrate zu erhalten.
Wenn Sie den Referenztakt jedoch auf 20 MHz setzen, wird die Abtastrate um die Hälfte reduziert, was in diesem Fall 500ksa/s ist.