Artikel-ID: 000076365 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 11.09.2012

Kritische Warnung: <corename>_if0_p0_pin_map.tcl: PLL-Taktfrequenz für Pins if0|p0 konnte nicht gefunden werden|controller_phy_inst|memphy_top_inst|afi_half_clk_reg</corename>

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Beim Kompilieren Ihres DDR2 SDRAM- oder DDR3 SDRAM UniPHY-Designs in der Quartus® II Software Version 11.0 oder 11.0SP1 wird möglicherweise die folgende kritische Warnung angezeigt:

    Kritische Warnung: _if0_p0_pin_map.tcl: PlL-Taktfrequenz für Pins if0|p0 konnte nicht gefunden werden|controller_phy_inst|memphy_top_inst|afi_half_clk_reg

    Die kritische Warnung tritt nicht bei der ersten Kompilierung des Designs auf, sondern bei allen nachfolgenden Kompilierungen.

    Die Ursache des Problems ist RAPID_RECOMPILE_MODE auf ON gesetzt, was dazu führt, dass die afi_half_clk_reg in nachfolgenden Kompilierungen nicht gesichert werden.

    Lösung

    Die Problemumgehung besteht darin, das db-Verzeichnis zu löschen, bevor das Design neu kompiliert wird oder die schnelle Kompilierung in Ihrem Projekt deaktiviert wird.

    Dieses Problem wird in einer zukünftigen Version der Quartus II Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 5 Produkte

    Stratix® III FPGAs
    Stratix® IV FPGAs
    เอฟพีจีเอ Stratix® IV GX
    เอฟพีจีเอ Stratix® IV GT
    เอฟพีจีเอ Stratix® IV E

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.