Artikel-ID: 000076352 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 28.11.2023

Warum verwendet der FIR II Intel® FPGA IP weniger DSP-Blöcke als die im Abschnitt zur Ressourcenschätzung der IP-GUI angezeigte Anzahl?

Umgebung

    Intel® Quartus® Prime Pro Edition
    Intel® Quartus® Prime Standard Edition
    FIR II Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Die Zeichenfolge "Anzahl der DSPs" unter Ressourcenschätzung in der FIR II Intel® FPGA IP-GUI ist ungenau. Es sollte die "Anzahl der 18 x 18 Multiplikatoren" sein.

Dies führt dazu, dass der Intel® Quartus® Prime Pro Edition Software-Fitter weniger verwendete DSP-Blöcke meldet als die Schätzung.

Lösung

Es ist keine Problemumgehung erforderlich.

Dieses Problem soll in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition-Software behoben werden.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® programmierbare Geräte

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.