Artikel-ID: 000076332 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 09.01.2019

Warum simuliert die Schnittstelle 1 Port falsch, wenn das abstrakte PHY-Simulationsmodell in der Intel® Arria® 10 DDR4 Ping Pong PHY IP verwendet wird?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Externe Speicherschnittstellen für Intel® Arria® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Wenn Sie die Intel® Quartus® Prime Software Version 17.1.2 oder früher verwenden, sehen Sie möglicherweise, dass die Schnittstelle 1 Port falsch simuliert wird, wenn die Intel Arria® 10 DDR4 Ping Pong PHY IP sowohl mit der Abstrakten PHY für Simulation als auch mit der Option Write DBI aktiviert ist.

    Beachten Sie, dass die Schnittstelle 0 Port korrekt simuliert wird.

    Lösung

    Dieses Problem wurde in der Intel® Quartus® Prime Software Version 18.0 oder neuer behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Arria® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.