Artikel-ID: 000076326 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 02.11.2018

Gibt es ein Problem bei der Beschreibung der nIO_PULLUP Stiftkontakte in den Verbindungsrichtlinien für die Intel® Arria® 10-Gerätereihe?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

In der Version 2018.3.30 und früher in der Beschreibung der Intel® Arria®-Stiftkontakte der Produktreihe 10 heißt es in der Beschreibung der nIO_PULLUP-Pins : "Wenn Sie diese Pin an VCC binden, stellen Sie sicher, dass alle I/O-Pins und I/O-Pins für zwei Zwecke vor und während der Konfiguration unter Logic-0 stehen." Dies ist falsch. Die I/O-Pins können nach POR auf Logik 0 oder 1 gesteuerte werden.

 

Lösung

Das Intel® Arria® 10 Gerätefamilien-Pin-Verbindungsrichtlinien-Dokument wird in der Version 2019.07.01 aktualisiert, um darauf hinzuweisen, dass die I/O-Pins und Dual-Purpse-I/O-Pins nach POR auf logic-0 oder logic-1 gesteuerte werden können.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 3 Produkte

เอฟพีจีเอ Intel® Arria® 10 GX
เอฟพีจีเอ Intel® Arria® 10 GT
Intel® Arria® 10 GT SoC-FPGA

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.