Artikel-ID: 000076318 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 17.07.2017

Warum kann mein Frame Buffer II jedes andere Ausgabebeispiel fallen lassen?

Umgebung

    Intel® Quartus® Prime Pro Edition
    Framepuffer II (4K bereit) Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems mit dem Frame Buffer II IP-Core vor Quartus® Prime Software Version 17.0 wird dieses Verhalten angezeigt, wenn Sie die lokale Port-Breite der 128-Bit-Avalon®-MM-Master(s) wählen.

Lösung

Um dieses Problem zu umgehen, wählen Sie die Breite der lokalen 256-Bit-Ports aus.  Qsys® fügt automatisch einen Breitenadapter ein, wenn Sie eine Verbindung zu anderen 128-Bit-Slaves herstellen müssen.

Dieses Problem wurde ab der Quartus Prime Software Version 17.0 behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 9 Produkte

Arria® V FPGAs und SoC FPGAs
Intel® Arria® 10 FPGAs und SoC FPGAs
Intel® MAX® 10 FPGAs
Arria® II FPGAs
Cyclone® IV FPGAs
Cyclone® V FPGAs und SoC FPGAs
Stratix® IV FPGAs
Stratix® V FPGAs
Intel® Cyclone® 10 FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.