Artikel-ID: 000076312 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 05.05.2021

Warum meldet der Timing Analyzer Mindestzeitraums-Timing-Verletzung in der Intel® Arria® 10 nativen Fixpunkt-DSP-IP?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Nativer Fixpunkt DSP Intel® Arria® 10 FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Wenn der DSP-Block nicht vollständig registriert ist, kann eine Verletzung des timing-Zeitraums auftreten.

     

     

    Lösung

    Um dieses Problem zu umgehen, aktivieren Sie das Eingabe-, Ausgabe- und Pipeline-Register über die IP-GUI, um sicherzustellen, dass das Timing bei der Verwendung der Intel® Arria® 10 Native Fixed Point DSP IP eingehalten wird.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Arria® 10 FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.