Artikel-ID: 000076309 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 21.01.2020

Warum werden Warnungen angezeigt, wenn ich den 10/100/1000 Ethernet MAC mit 1000BASE-X/SGMII PCS und LVDS I/O verwende oder wenn 1000BASE-X/SGMII PCS und LVDS I/O im Agilex™ 7 FPGA Triple-Speed Ethernet IP ausgewählt ist?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Quartus® Prime Pro Edition Software Version 19.4 werden die angezeigten Warnungen angezeigt, wenn der 10/100/1000 Ethernet MAC mit 1000BASE-X/SGMII PCS und LVDS I/O ausgewählt ist oder die 1000BASE-X/SGMII PCS und die LVDS I/O-Option im Agilex™ 7 FPGA Triple-Speed Ethernet IP Core ausgewählt ist.

    Warnung: test.eth_tse_0.i_lvdsio_terminator_0.pll_areset_iopll: Zugeordnete Reset-Senken nicht deklariert

    Warnung: test.eth_tse_0.iopll: Kann PLL implementieren - Die tatsächliche VCO-Frequenz weicht von der angeforderten Einstellung ab

    Warnung: test.eth_tse_0.ref_clk_module.out_clk/iopll.refclk: iopll.refclk benötigt 125000000 Hz, aber die Quelle hat eine Frequenz von 0 Hz

    Lösung

    Diese Warnungen können ignoriert werden, da die Funktionalität bei Verwendung des Agilex™ 7 FPGA Triple-Speed Ethernet IP Core nicht beeinträchtigt wird.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.