Artikel-ID: 000076309 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 21.01.2020

Warum sehe ich Warnungen, wenn der 10/100/1000 Ethernet MAC mit 1000BASE-X/SGMII PCS und LVDS I/O verwendet wird oder 1000BASE-X/SGMII PCS und LVDS I/O im Intel Agilex® 7 FPGA Triple-Speed Ethernet Intel® FPGA IP ausgewählt sind?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Software Edition Version 19.4, Die angezeigten Warnungen werden bei der Auswahl des 10/100/1000 Ethernet MAC mit 1000BASE-X/SGMII PCS und LVDS I/O angezeigt, oder die Option 1000BASE-X/SGMII PCS und LVDS I/O wird im Intel Agilex® 7 FPGA Triple-Speed Ethernet Intel® FPGA IP Kern ausgewählt.

    Warnung: test.eth_tse_0.i_lvdsio_terminator_0.pll_areset_iopll: Zugehörige Reset-Sinks nicht erklärt

    Warnung: test.eth_tse_0.iopll: Implementierung von PLL möglich – Die tatsächliche VCO-Frequenz unterscheidet sich von der angeforderten Einstellung

    Warnung: test.eth_tse_0.de_clk_module.out_clk/iopll.de: iopll.de erfordert 125000000Hz, aber die Quelle hat eine Frequenz von 0Hz

     

     

     

     

    Lösung

    Diese Warnungen können sicher ignoriert werden, da die Funktionalität nicht beeinträchtigt wird, wenn der Intel Agilex 7 FPGA® Triple-Speed-Ethernet-Intel® FPGA IP kern verwendet wird.

     

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.