Artikel-ID: 000076297 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 13.07.2017

Warum sehe ich die Thevenin Parallel Termination of Address und Befehlssignale auf Altera DDR4 HiLo Tochterkarte?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Da der VTT-Regler nicht auf Altera DDR4 HiLo-Tochterkarte-Beendigungsschema hevenin parallele Kündigung ist, können Sie jedoch die Vtt-Kündigung wählen, wenn Sie den VTT-Stromregler einbauen können.

 

 

Zugehörige Produkte

Dieser Artikel bezieht sich auf 2 Produkte

Intel® Stratix® 10 FPGAs und SoC FPGAs
Intel® Arria® 10 FPGAs und SoC FPGAs

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.