Artikel-ID: 000076293 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 25.06.2020

Was kann dazu führen, dass die externen Speicherschnittstellen Intel® Stratix® 10 FPGA IP lesedaten vor einer langen Leerlaufzeit nicht umgehend zurücksanden?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Externe Speicherschnittstellen Intel® Stratix® 10 FPGA
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 20.1 kann es sein, dass der letzte Burst von Lesedaten im RMW-Modus (Read Modify Write) nicht umgehend zurückgeschickt wird.

    Der Lesebefehl wird immer dann ausgeführt, wenn ein neuer Befehl, eine Aktualisierung oder eine automatische Vorladung vorhanden ist. Dieser letzte, verzögerte Lese-Burst kann zu einer reduzierten Effizienz führen.

    Lösung

    Um dieses Problem zu umgehen, stellen Sie sicher, dass die Aktualisierung regelmäßig pro DDR4-Spezifikation ausgeführt wird, wenn die Option "Benutzer-Aktualisierung" eingeschaltet ist, oder aktivieren Sie die Option "Benutzer automatisch aufladen" und führen Sie den Befehl auto-precharge für alle Transaktionen aus.

    Weitere Einzelheiten finden Sie im Benutzerhandbuch für externe Speicherschnittstellen Intel® Stratix® 10 FPGA IP .

    Dieses Problem wird ab der Intel® Quartus® Prime Pro Edition Software Version 20.2 behoben.

     

     

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.