Aufgrund eines Problems im eSRAM-Intel® FPGA IP in den Intel Quartus® Prime Pro Softwareversionen 19.3 und früher wird diese Warnmeldung nach Analyse und Synthese angezeigt, wenn Ihr Projekt zwei eSRAMs verwendet:
Warnung(16817): Verilog HDL-Warnung bei iopll.v(30): vorherige Definition des iopll-Moduls überschrieben
Wenn die beiden eSRAMs die gleichen PLL-Parameter haben (PLL-Referenztaktfrequenz und gewünschte PLL-Taktfrequenz), kann die Warnmeldung ignoriert werden.
Wenn die beiden eSRAMs unterschiedliche PLL-Parameter haben, werden sie nach der Kompilierung auf die gleichen PLL-Frequenzen gesetzt, die von einem der eSRAM IP-Parameter entnommen sind. Lesen Sie den Bericht > Plan Stage > PLL Usage Summary, um die implementierten eSRAM I/O PLL-Frequenzen zu beobachten.
Dieses Problem wird ab der Intel® Quartus® Prime Pro Edition SoftwareVersion 20.1 behoben.
