Artikel-ID: 000076272 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 14.08.2013

Warum trainiert meine PCI-Express-Gen3-Simulation auf die x1-Link-Breite?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • Simulation
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung Aufgrund eines bekannten Problems wird der PCIe-Link® zu Gen3x1 heruntertrainiert, wenn Arria® V GZ oder Stratix® V Geräte unter Verwendung der Altera® Bus Functional Models (BFM) simuliert werden.
    Lösung

    Deaktivieren Sie als Problemumgehung nur für Simulation die Option "Enable adaptive equalization (AEQ) block" innerhalb der Transceiver Reconfiguration Controller Megafunction.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 4 Produkte

    เอฟพีจีเอ Arria® V GZ
    เอฟพีจีเอ Stratix® V GS
    เอฟพีจีเอ Stratix® V GX
    เอฟพีจีเอ Stratix® V GT

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.