Artikel-ID: 000076252 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 17.06.2020

Warum wird das waitresponsevalid-Signal nicht exportiert, wenn die Avalon®-MM Pipeline Bridge FPGA IP verwendet wird, wenn die Option "Use Avalon Transaction Responses" aktiviert ist?

Umgebung

  • Intel® Quartus® Prime Lite Edition
  • Intel® Quartus® Prime Pro Edition
  • Intel® Quartus® Prime Standard Edition
  • Speicherzuordnung
  • Avalon-MM Pipeline Bridge Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Avalon®-MM Pipeline Bridge FPGA IP wird bei aktivierter Option "Use Avalon Transaction Responses" nur das writeresponse-Signal exportiert, writeresponsevalid jedoch nicht.

    Bei Verbindungen zwischen Avalon-MM-Mastern und Avalon-MM Pipeline Bridge, bei denen Schreibantworten von Mastern erwartet werden, führt das Fehlen eines writeresponsevalid-Signals zu potenziellen Problemen.

    Lösung

    Dieses Problem wurde in Intel® Quartus® Prime Pro Edition-Softwareversion 20.3 und neueren Versionen behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.