Artikel-ID: 000076246 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 23.09.2020

<your_ip>.regmap-Datei nicht generiert, wenn die Stratix® 10 E-Tile Hard IP for Ethernet Intel® FPGA IP verwendet wird und E-Tile CPRI PHY IP Core generiert wird?</your_ip>

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Ethernet
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    | der UG-20160 2020.06.29 und frühere Versionen weisen darauf hin, dass die Datei .regmap beim Generieren des Stratix® 10 E-Tile Hard IP für Ethernet-Intel® FPGA IP und E-Tile CPRI PHY IP Core erstellt wird. Dies ist falsch. Die Datei .regmap wird nicht generiert.

    Lösung

    Dieser Fehler wurde aus der Tabelle "IP Core Generated Files " entfernt, die für Version 20.2 der Intel® Quartus® Prime Design Suite aktualisiert wurde.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 3 Produkte

    เอฟพีจีเอ Intel® Stratix® 10 MX
    เอฟพีจีเอ Intel® Stratix® 10 TX
    Intel® Stratix® 10 DX FPGA

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.