Artikel-ID: 000076226 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 18.07.2013

Warum können einige DDR3-HMC-Steuerregister nicht von der CSR-Schnittstelle gelesen oder geschrieben werden?

Umgebung

  • Intel® Quartus® II Software
  • DDR3 SDRAM Controller mit UniPHY Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Bei Verwendung der CSR-Schnittstelle zum Lesen und Schreiben von DDR3-Steuerregistern für den Hard-Memory-Controller (HMC) sowohl in der Simulation als auch im Labor für die Cyclone®-V- und Arria®-V-Geräte tritt ein Problem auf. Einige DDR3 HMC-Steuerregister können nicht zurückgelesen oder beschrieben werden.

    Die Controller-Register-Zuordnung in Tabelle 5-18 im Handbuch zur externen Speicherschnittstelle gilt für den DDR3-Softspeicher-Controller und nicht für die DDR3-HMC.

    Lösung

    Dieses Problem wurde in der aktuellen Version des Handbuchs für externe Speicherschnittstellen behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Arria® V FPGAs und SoC FPGAs
    Cyclone® V FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.