Ein Problem wurde mit der automatischen Namenserkennung für Signale in VHDL-Dateien identifiziert, die vom Qsys Komponenten-Editor importiert wurden. Damit Signale vom Tool automatisch erkannt werden, müssen sie im Kleinfall erklärt werden.
Dieses Problem wird in einer späteren Version von Qsys behoben.
1
Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.