Das Umschalten von DCLK zu Beginn der Konfiguration sollte kein Problem sein, wenn das DATA-Signal hoch oder niedrig gehalten wird. FPGAs auf den DATA-Zeilen nach einer Startsequenz suchen, bevor sie Konfigurationsdaten registrieren. Solange das DATA-Signal nicht willkürlich umschalten wird, werden DCLK-Übergänge den Konfigurationszyklus nicht starten oder Fehler verursachen.
Nach der Konfiguration wird die Eingabe von DCLK vom FPGA ignoriert.