Artikel-ID: 000076200 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Kann der Taktgeber meines DCLK-Konfigurationssignals vor und nach der Konfiguration umschalten?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung Ja. Das DCLK-Signal, das ist das Konfigurations-Taktsignal in den Modi Passive Serial, Fast Passive Parallel und Passive Parallel Synchronous, kann vor und nach der Konfiguration umschalten.

Das Umschalten von DCLK zu Beginn der Konfiguration sollte kein Problem sein, wenn das DATA-Signal hoch oder niedrig gehalten wird. FPGAs auf den DATA-Zeilen nach einer Startsequenz suchen, bevor sie Konfigurationsdaten registrieren. Solange das DATA-Signal nicht willkürlich umschalten wird, werden DCLK-Übergänge den Konfigurationszyklus nicht starten oder Fehler verursachen.

Nach der Konfiguration wird die Eingabe von DCLK vom FPGA ignoriert.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Stratix® FPGAs

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.