Artikel-ID: 000076182 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 09.02.2015

Warum erhalte ich einen schwerwiegenden Fehler, wenn ich ein Design mit einer EDIF-Quelldatei kompiliere?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung Aufgrund eines Problems in der Quartus® II Softwareversion 14.1 und neuer erhalten Sie möglicherweise einen schwerwiegenden Fehler beim Erstellen einer EDIF-Netzliste.
    Lösung

    Um dieses Problem zu umgehen, generieren Sie stattdessen eine Verilog Quartus Mapping File (.vqm) aus Ihrem Synthese-Tool der 3. Partei.

    Das Problem wird voraussichtlich in einer zukünftigen Version der Quartus II Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.