Kritisches Problem
Die Quartus II Software zeigt die folgende Warnung an für Designs, die mehr als 1 Kanal zwischen der SerialLite II IP verwenden Kern und die custom PHY IP während der Integration:
Kritische Warnung (21196): Coreclk-Quelle von HSSI 8G RX PCS Atom-slite2_x4_2g_5agx_cusphy:u_slite2_x4_2g_5agx_cusphy|altera_xcvr_custom: slite2_x4_2g_5agx_cusphy_inst|av_xcvr_custom_nr:A5|av_xcvr_custom_native: transceiver_core|av_xcvr_native:gen.av_xcvr_native_insts[3].gen_bonded_group. av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch| av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys verfügt nicht über die gleiches 0 ppm Quelle bezüglich PCS-interner Taktfrequenz aufgrund von Coreclk Eingabe von der Empfängerkanal nicht von seinem eigenen RX Clkout angetrieben wird.
Sie können diese Warnung sicher ignorieren, wenn Ihre Designziele Arria V- oder Stratix V-Geräte.
Dieses Problem wird in einer zukünftigen Version von SerialLite II behoben. IP-Kern.