Artikel-ID: 000076167 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 27.08.2013

Fehler: SERDES-Empfängerknoten 'ext_altlvds_rx:inst1| altlvds_rx:ALTLVDS_RX_component|ext_altlvds_rx_lvds_rx:auto_generated|rx_0' ist nicht korrekt am "DPACLKIN"-Port angeschlossen

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Dieser Fehler wird in der Intel® Quartus® II Software version 11.0 angezeigt, wenn Sie DPA auf der ALTLVDS_RX Megafunction aktivieren und den External PLL Mode in Intel® Stratix® V Geräten verwenden.

Um dieses Problem zu vermeiden, führen Sie die folgenden Schritte durch:

Ändern Sie die folgende Codezeile sowohl in der Entitäts- als auch in der Komponentendeklaration in der Designdatei ALTVDS_RX der obersten Ebene:

rx_dpaclock: IN STD_LOGIC_VECTOR (0 DOWNTO 0)

An

rx_dpaclock: IN STD_LOGIC;

Lösung

Dieses Problem wurde bereits in der Intel® Quartus® II Softwareversion 11.0SP2 behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 4 Produkte

เอฟพีจีเอ Stratix® V E
เอฟพีจีเอ Stratix® V GX
เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Stratix® V GS

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.