In Quartus® II Softwareversion v13.0SP1 und zuvor müssen Sie die IP-Bibliotheken der 40- und 100-Gbit/s Ethernet MAC und PHY IP Core manuell ändern, um den Parameter zu setzen FAST_SIMULATION wenn Sie den IP-Kern in VHDL generiert haben.
Dieser Parameter reduziert die Zeit, bis die Lanes in der Simulation neu eingestellt werden müssen.
Gehen Sie wie folgt vor, um den Parameter hinzuzufügen FAST_SIMULATION zu Ihren IP-Libralien.
1. Geöffnet ./gen_100_sim/alt_e100_phy/alt_e100_phy_0001.vhd für 100G PHY oder ./gen_40_sim/alt_e40_phy/alt_e40_phy_0001.vhd für 40G PHY mit einem Texteditor
2. Fügen Sie den Parameter in die Komponentendeklaration des alt_e100_phy_pcs Oder alt_e40_phy_pcs. Nachfolgend finden Sie ein Beispiel für die 100G-PHY.
alt_e100_phy_pcs der Komponente ist
generisch (
DEVICE_FAMILY: String := "Stratix V";
VARIANT: Integer := 3;
STATUS_CLK_KHZ: Integer := 100000;
FAST_SIMULATION: Integer := 1
);
3. Fügen Sie den Parameter zum phy_pcsInstanz. Nachfolgend finden Sie ein Beispiel für die 100G-PHY.
phy_pcs: Komponenten-alt_e100_phy_pcs
generische Karte (
DEVICE_FAMILY => "Stratix V",
VARIANT = > 3,
STATUS_CLK_KHZ = > 100000,
FAST_SIMULATION => 1
)
Ab Version v13.1 der Quartus II Software ist dieser Parameter in der obersten Entität der IP verfügbar, und es ist keine manuelle Änderung der Bibliotheken erforderlich.