Kritisches Problem
Beschreibung
Dieses Problem betrifft alle unterstützten externen Speicherprotokolle auf Arria 10 Geräten. Wenn Ihr Design ein VHDL-Simulationsmodell mit einer Altera EMIF-Busfunktion verwendet Modell, Simulation miteinerer Version von 2015.06 kann ausfallen Fortschritt.
Lösung
Die Problemumgehungen für dieses Problem lauten wie folgt:
- Simulieren Sie mit Verilog anstelle von VHDL. Dieses Problem tritt nur mit VHDL.
- Verwenden Sie einen anderen Simulator als Das ist ein anderer Simulator als Der Profi. Dieses Problem tritt nur auf. mit Stadt, Dies ist ein Profi- und Pc-Profi.
Dieses Problem wird in einer zukünftigen Version behoben.