Artikel-ID: 000076093 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Gibt es ein Problem mit der Option zur Überspringen der Speicherinitialisierung im UniPHY-basierten DDR2 SDRAM und DDR3 SDRAM-Controller?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Ja, in der Version 11.0 der IP übersprungen Speicherinitialisierungsoption übersprungen den Initialisierungsprozess nicht. Der uniPHY-basierte DDR2 SDRAM und DDR3 SDRAM Controller unterstützt die Initialisierungsoption des Speichers nicht.

 

Obwohl die IP die Initialisierung in der Simulation nicht übersprungen hat, ist diese Option aktiviert, wobei erforderliche Verzögerungen zwischen bestimmten Speicherinitialisierungsbefehlen verzögert werden, um die Simulation zu beschleunigen, wodurch die Simulation beschleunigt wird.

 

Die IP-GUI wird festgelegt, um die wahre Funktion dieser Option in der zukünftigen Version widerzuspiegeln.

 

Zugehörige Produkte

Dieser Artikel bezieht sich auf 8 Produkte

Stratix® III FPGAs
เอฟพีจีเอ Stratix® V GS
เอฟพีจีเอ Stratix® IV E
เอฟพีจีเอ Stratix® V E
เอฟพีจีเอ Stratix® V GX
เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Stratix® IV GT
เอฟพีจีเอ Stratix® IV GX

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.