Die Quartus® II Software hindert Sie bewusst daran, einen wiederhergestellten Takt von einem Empfänger an den Referenz-Takteingang eines Senders PLL anzuschließen.
Der wiederhergestellte Takt wird aus dem Takt extrahiert, der in den empfangenen Datenstrom eingebettet ist. Da sich der Datenstrom über einen Kanal ausgebreitet hat, hat der wiederhergestellte Takt undefinierte Schwankungseigenschaften, die, wenn sie in den Referenz-Takt eines Senders PLL eingespeist werden, dazu führen können, dass das Übertragungsschwankungen die Übertragungs-Jitter-Spezifikation eines bestimmten Protokolls überschreitet.
Die empfohlene Methode zur Implementierung einer wiederhergestellten taktsynchronen Architektur besteht darin, den wiederhergestellten Takt außerhalb des FPGA zu leiten und den Takt durch einen Jitter-Cleaner zu übertragen, bevor er über einen der dedizierten Transceiver-Referenz-Taktstifte zurück zum FPGA führt.