Artikel-ID: 000076029 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 20.03.2014

Fehler (11802): Das Design kann nicht in das Gerät passen.

Umgebung

    Intel® Quartus® II Anmeldungs-Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Beim Kompilieren eines 16-Bit-DDR3-Hard-Memory-Controller-Designs in einem Cyclone® V A5-Gerät mit der Quartus II Softwareversion 13.1 tritt möglicherweise der folgende Fehler auf:

Fehler (11802): Kann nicht in das Design im Gerät passen

Info (169186): Folgende Pin-Gruppen haben die gleiche dynamische On-Chip-Beendigungskontrolle

Info (169185): Folgende Pins haben die gleiche dynamische On-Chip-Beendigungskontrolle: |altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
Info (169066): Geben Sie einen bidirektionalen Pin-mem_dq ein, der die I/O-Norm der SSTL-15-Klasse verwendet

Lösung

Wenden Sie sich bitte an Altera mySupport, wenn Sie ein Patch für die Quartus II Software Version 13.1 benötigen.

Dieses Problem wird in einer zukünftigen Version der Quartus® II Software behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 6 Produkte

เอฟพีจีเอ Cyclone® V GX
Cyclone® V SE SoC-FPGA
Cyclone® V ST SoC-FPGA
เอฟพีจีเอ Cyclone® V E
Cyclone® V SX SoC-FPGA
เอฟพีจีเอ Cyclone® V GT

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.