Das Design kann bei der Kompilierung fehlschlagen und den folgenden Fehler erhalten, wenn Sie die "Enable TX PLL select for 1/1.000 and 1/1.001 Data Rate Reconfiguration" für SDI Dual Link aktivieren.
Fehler (167085): Atom ":inst|sdi_megacore_top:sdi_megacore_top_inst|sdi_txrx_port:sdi_txrx_port_gen[0].u_txrx_port|rc_s4gxb_tx_2pll:gen_tx_alt4gxb_2pll.u_gxb|alt4gxb:alt4gxb_component|alt4gxb_0i67:auto_generated|tx_pll0" des Typs "GXB PLL" kann nur von einem der folgenden Kernsignale getaktet werden
Info (167001): I/O-Input-Pufferatom "tx_serial_refclk~input"
Info (167001): I/O-Input-Pufferatom "tx_serial_refclk1~input"
Dieses Problem tritt nur bei Stratix® IV- und Arria® II Geräten auf, wenn die IO_STANDARD der tx_serial_refclk & tx_serial_refclk1 nicht korrekt definiert sind.
set_instance_assignment -Name IO_STANDARD "1,5-V PCML" – zu tx_serial_refclk1
set_instance_assignment -name IO_STANDARD "1,5-V PCML" – zu tx_serial_refclk
Oder
set_instance_assignment -name IO_STANDARD "LVDS" –zu tx_serial_refclk1
set_instance_assignment -name IO_STANDARD "LVDS" – zu tx_serial_refclk