Aufgrund eines Problems in der Quartus® II Software kann der DDR3 SDRAM Controller mit UniPHY Intel® FPGA IP ungültige Lesedaten zurücksende, nachdem ein einzelner Multi-Port Front End (MPFE) Port zurückgesetzt wurde (mp_*reset_n*
), ohne den gesamten Controller zurücksetzen zu müssen (ctl_reset_n
/global_reset_n
soft_reset_n
). Dieses Problem tritt auf, da das Schreib-Adressregister für die Lesedaten FIFO nicht zusammen mit dem Leseadressenregister zurückgesetzt wird. Dieses Missverhältnis führt zu Leseadressen, die auf den falschen Speicherort der vom Controller zurückgegebenen Lesedaten hinweisen.
Dieses Problem wurde in der Quartus® II Software v15.0 behoben.