Beschreibung
Die Quartus® II Software unterstützt nur eine einzige VHDL Wait-until-Anweisung in einem Prozess. Andere VHDL-Wait-Konstrukte wie Wait-for-Anweisungen oder Prozesse mit mehr als einer Wait-Anweisung sind nicht verwertbar.
Die integrierte Quartus-II-Synthese unterstützt beispielsweise die folgenden Wartezeiten:
architecture dff_arch of ls_dff is
begin
output: process begin
wait until (CLK'event and CLK='1');
Q <= D;
Qbar <= not D;
end process output;
end dff_arch;
Die Software unterstützt die folgenden Arten von Warteanweisungen nicht und generiert einen Fehler während der Synthese:
process --Unsupported process declaration
begin
CLK <= ‘0’;
wait for 20 ns;
CLK <= ‘1’;
wait for 12 ns;
end process;
output: process begin --Unsupported process declaration
wait until (CLK'event and CLK='1');
Q <= D;
Qbar <= not D;
wait until (CLK'event and CLK='0');
Q <= 0;
Qbar <= 1;
end process output;