Kritisches Problem
Beschreibung
Über das Menü Qsys Generate HDL Synthesis können Sie die Option Create timing (Timing erstellen) wählen und Ressourcenschätzungen für EDA-Synthesetools von Drittanbietern. Dies ist jedoch ist für die Hard IP für PCI Express IP-Kerne nicht verfügbar.
Lösung
Wählen Sie nicht den Zeitlichen Ablauf und die Ressourcenschätzungen für die EDA eines Drittanbieters aus. Synthesetools-Option bei der Erzeugung von Synthesedateien für jede Variante von die Hard IP für PCI Express.