Wenn Ihr Top-Level-Design in den Quartus® II Softwareinstanzen differentiale I/O-Puffer Altera oder IP-Blocks mit differenzierten Eingängen der obersten Ebene (p und n Ports auf der obersten Ebene) verwendet, muss Ihre externe Logik ein echtes Differentialsignal in die von Quartus II generierte Netzliste steuern.
Wenn ein Altera Differential I/O-Puffermodell eine unausgewogene Eingabe sieht, wird X auf die Ausgabe geschoben.