Kritisches Problem
Wenn der SerialLite II IP-Kern die SDC-Datei generiert, müssen Sie muss die Datei bearbeiten, um die Transceiver-Clockout-Informationen aufzunehmen in Übereinstimmung mit Ihrem Design. Der SerialLite II IP-Kern generiert die SDC-Datei unabhängig.
Der Transceiver-Clock-Name für den tx_clkout und rx_clkout des Custom-PHY-IP-Kerns muss in der SDC-Datei in der Clock-Group-Beschränkung verwendet werden zur Integration Ihres Designs zwischen dem SerialLite II IP-Kern und dem Custom-PHY-IP-Kern.
Der Transceiver-Clock-Name für den tx_clkout und rx_clkout des Custom-PHY-IP-Kerns muss auch auf die Core-Clock (rdp/hdp Clock) eingestellt werden die SDC-Datei vor der Kompilierung und Ausführung des Timing-Analyzers.
Dieses Problem betrifft alle SerialLite II Designs mit Arria V, Cyclone V oder Stratix V Geräte.
Dieses Problem wird nicht behoben.