Ja, es gibt ein Problem mit Error Correcting Code (ECC) mit automatischer Fehlerkorrekturfunktion im DDR3 SDRAM und DDR2 SDRAM UniPHY-basierten Controller in Version 11.0. Wenn Sie einen Einzel-Bit-Fehler bei den Daten haben, die in den Speicher geschrieben werden, schreibt der Speichercontroller die Daten mit dem Einzel-Bit-Fehler in den Speicher, liest sie mit dem Einzelbitfehler zurück, korrigieren Sie sie auf der lokalen Seite, damit die von der Benutzerlogik gelesenen Daten korrekt sind. Obwohl sie die Daten auf der Benutzerlogik oder auf lokaler Seite korrigiert, schreibt sie die korrigierten Daten nicht wie vorgesehen an das Speichergerät zurück.
Das Problem liegt daran, dass der Parameter "CTL_ECC_RMW_ENABLED" nicht an die Controller-Instanz weitergegeben wird, sodass der Controller keine lesemodifizierten Schreibzugriffe durchführt, da die automatische Korrekturfunktion nicht aktiviert wird.
Die Problemumgehung besteht darin, :
– Öffnen .v
- Fügen Sie die folgende Zeile in der "alt_mem_if_ddr3_controller_top"-Instanzation hinzu:
- ". CTL_ECC_RMW_ENABLED (1),"
Dadurch wird die Automatische Korrekturfunktion aktiviert.
Das Problem wird in der zukünftigen Version der Quartus® II Software und IP behoben.