Artikel-ID: 000075946 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Gibt es in Tabelle 2-19 des Stratix II Handbuchs Teil I bekannte Fehler in Bezug auf LVDS- und HyperTransport-Beendigung?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Tabelle 2-19 zeigt fälschlicherweise differenzierte On-Chip-Beendigung (OCT) Unterstützung für LVDS und HyperTransport-Technik auf den oberen/unteren Banken. Differential ÜLG
für LVDS und HyperTransport-Technik werden auf den seitigen I/O-Banken in Stratix II Geräten unterstützt.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Stratix® II FPGAs

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.