Artikel-ID: 000075935 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 18.06.2013

Kann sich die Frequenz des PLL-Ausgangstakts nach der manuellen Taktumschaltung ändern?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Ja, je nach der sekundären Referenztaktfrequenz der Eingabe, zu der der Benutzer wechselt, können sich die PLL-Ausgabe-Taktfrequenzen ändern. Dies liegt daran, dass die PLL-Zählereinstellungen während der manuellen Taktumschaltung konstant bleiben, und daher wird die neue Ausgabe-Taktfrequenz auf dem neuen Eingabe-Referenz-Takt und den PLL-Zählereinstellungen basieren. Zum Beispiel:

 

Einstellungen von der Altpll-Megafunktion

 

0 = 20 MHz

Inclk1 = 18 MHz

Ausgabe = 100 MHz

 

N Zähler = 1

M Zähler = 30

Post-Scale-Zähler = 6

VCO = 600 MHz

 

In diesem Fall, wenn der Eingangstakt manuell von 0 auf 1 geschaltet wird, beträgt die neue Ausgangsfrequenz nun 90 MHz und nicht 100 MHz basierend auf den oben genannten Einstellungen.

 

Beachten Sie, dass eine Änderung der Eingangsfrequenz dazu führen kann, dass die PLL die Sperre verliert, aber solange der Eingabetakt innerhalb der minimalen und maximalen Sperrbereichsfrequenz bleibt, kann die PLL die Sperre erreichen.

 

Weitere Einzelheiten und Richtlinien für die manuelle Taktumschaltung finden Sie im jeweiligen Gerätehandbuch.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Cyclone® III FPGAs

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.