Beschreibung
Bei der Durchführung einer Funktionellen Simulation mit der Intel® Arria® 10 FPGA DDR4 PHY-Only IP könnte das Umschalten des global_reset_n zu einem frühen Zeitpunkt der Simulation den Sequenzer zum Stillstand führen, was zu afi_cal_success oder afi_cal_fail niemals geltend macht.
Dies ist nur ein Simulationsproblem und beeinträchtigt die Hardwarefunktion nicht.
Lösung
Wenden Sie als Problemumgehung ein global_reset_n muster an, das dem vom Block altera_avalon_reset_source im DDR4-Simulationsdesign-Beispiel ähnlich ist.