Artikel-ID: 000075922 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 30.08.2015

Das RapidIO IP Core Benutzerhandbuch listet veraltete Anleitungen für ModelSim Simulation von nicht Arria 10 IP-Core-Varianten auf

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • Simulation
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Die RapidIO IP-Kern-Testbench-Simulationsanweisungen wurden im IP-Kern v14.1 geändert. und neuer, für IP-Kernvarianten, die auf ein Nicht-Arria-10-Gerät abzielen. Das Benutzerhandbuch Testbench-Simulationsanweisungen für sowohl den ModelSim-Simulator als auch den VCS Simulator enthält Anweisungen zur Ausführung des srio_simulator.tcl-Skripts . Dieses Skript ist jedoch nicht mehr erforderlich und wird nicht mehr mit der IP bereitgestellt Kern. Das Benutzerhandbuch für die RapidIO MegaCore-Funktion wird nicht aktualisiert mit dieser Änderung.

    Lesen Sie dazu das zugehörige Erratum RapidIO Core Benutzerhandbuch listet falsche TOP_LEVEL_NAME für ModelSim Simulation von Nicht Arria 10 IP-Kernvarianten.

    Lösung

    Bei der Simulierung des Testbenchs für den RapidIO IP-Kern v14.1 und neuer, mit dem ModelSim Simulator oder der VCS-Simulator, überspringen Sie Anweisungen 1. und 2., die Ihnen sagen um das srio_simulator.tcl-Skript auszuführen.

    Dieses Problem wird in einer zukünftigen Version des Benutzerhandbuchs für die RapidIO MegaCore-Funktion behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Arria® 10 FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.