Artikel-ID: 000075914 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 14.11.2013

Gibt es eine Möglichkeit, die Latenz zwischen afi_rdata_en und afi_rdata_valid in den UniPHY-basierten Speichercontrollern zu steuern?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

In UniPHY-basierten Speichercontrollern wird zusammen mit afi_cs_n eingefügt, afi_rdata_en um eine Leseanforderung durchzuführen. Diese Leseanforderung verzögert sich intern in der PHY und wird verwendet, um die Lesedaten vom Speichergerät zu erfassen. Die PHY erklärt sich, wenn sie die gültigen afi_rdata_valid Lesedaten auf dem afi_rdata Bus steuert. Die Latenz zwischen afi_rdata_en und afi_rdata_valid ist nicht steuerbar, da sie während der Kalibrierungssequenz in der PHY eingestellt wird.

Lösung

Dies ist ein erwartetes Verhalten. Es ist nicht geplant, die Latenz zwischen afi_rdata_en und afi_rdata_valid in den UniPHY-basierten Speichercontrollern zu steuern.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 20 Produkte

Cyclone® V SX SoC-FPGA
เอฟพีจีเอ Cyclone® V GT
เอฟพีจีเอ Stratix® V GX
เอฟพีจีเอ Cyclone® V GX
เอฟพีจีเอ Stratix® V GS
เอฟพีจีเอ Arria® V GZ
Arria® V SX SoC-FPGA
Cyclone® V ST SoC-FPGA
Arria® V ST SoC-FPGA
เอฟพีจีเอ Arria® V GX
เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Stratix® IV GX
Stratix® III FPGAs
เอฟพีจีเอ Arria® II GZ
เอฟพีจีเอ Stratix® IV GT
เอฟพีจีเอ Stratix® V E
เอฟพีจีเอ Stratix® IV E
Cyclone® V SE SoC-FPGA
เอฟพีจีเอ Cyclone® V E
เอฟพีจีเอ Arria® V GT

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.