Die Taktdomäne von led_link, led_char_err, led_disp_errUnd led_an Signalenfür den Arria® 10 1G/2,5G/5G/10G Multi-Rate Ethernet PHY IP Core eine interne Taktdomäne ist. Da Sie den internen Taktgeber im FPGA Fabric nicht verwenden können, sind diese led_* Signale müssen als Signal mit Signalen aus der Signalübertragung behandelt werden.
1
Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.