Die Stratix® III FPGA Development Kit Referenzhandbuch Version 1.2 (September 2008) weist einen Fehler in Tabelle 2-50 auf, bei dem es sich um die QDSTACK SRAM Schnittstellen-Pintabelle handelt. Die Stratix III Geräte-Pin-Nummer für Adressbit 13 wird fälschlicherweise als H14 angegeben und sollte H16 sein.
Gibt es ein Problem mit der QDLAUFWERK-SRAM-Pinauslegung in der Stratix III FPGA Development Kit Referenzhandbuch Version 1.2?
1
Disclaimer/Rechtliche Hinweise
Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.