Artikel-ID: 000075790 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 11.03.2014

Wie verwende ich die CHANGE_EDREG Anweisung, um einen CRC-Fehler bei Geräten der Stratix, Stratix II, Arria GX und Cyclone II und neuerer Reihe zu simulieren?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Sie können den Inhalt herunterladen, der zum Erstellen einescrc.jamund befolgen Sie die unten stehenden Anweisungen, um die CHANGE_EDREG Anweisung zur Simulation eines CRC-Fehlers auf Geräten der Stratix®, Stratix II, Arria® GX und Cyclone® II und der neueren Reihe zu erstellen.

Ändern Sie mit der angeschlossenen JAM-Datei Zeile 9 auf eine beliebige Zahl. Dadurch soll der CRC-Prüfsummenwert geändert werden.
DRSCAN 32;

  1. Dadurch wird die CRC-Prüfsumme im Speicherregister über die CHANGE_EDREG Anweisung überschrieben.
  2. Die CRC_Error-Pin wird dann hoch geschaltet und signalisiert einen CRC-Fehler.

Sie können den Befehlszeilen-JAM-Player in der Quartus® II Design-Software verwenden, um die crc.jam Datei

Der Befehl wäre:

quartus_jli -aconfig_io -cn crc.jam

wobei n nach -c = dem Kabelindex liegt. Um den Kabelindex für den USB-Blaster™ zu finden, führen Sie Folgendes aus:

quartus_jli -n

Zugehörige Produkte

Dieser Artikel bezieht sich auf 7 Produkte

เอฟพีจีเอ Cyclone® IV E
เอฟพีจีเอ Cyclone® II
เอฟพีจีเอ Cyclone® IV GX
เอฟพีจีเอ Arria® GX
Stratix® II FPGAs
Cyclone® III FPGAs
เอฟพีจีเอ Cyclone® III LS

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.