Artikel-ID: 000075789 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 02.12.2015

Warum ist die Ausgabelatenz der Status-Flags für die DCFIFO IP höher als die im Benutzerhandbuch für SCFIFO und DCFIFO-IP-Cores angegebene Latenz?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung Aufgrund der Cross-Clocking-Art der DCFIFO IP könnte die Latenz der Status-Flags 1 höher sein als die im SCFIFO und DCFIFO IP Cores Benutzerhandbuch (PDF) angegebene.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 31 Produkte

เอฟพีจีเอ Arria® V GT
เอฟพีจีเอ Arria® V GZ
เอฟพีจีเอ Arria® V GX
เอฟพีจีเอ Stratix® V GT
Arria® V SX SoC-FPGA
Arria® V ST SoC-FPGA
MAX® II CPLDs
Intel® MAX® 10 FPGAs
เอฟพีจีเอ Cyclone® IV E
เอฟพีจีเอ Cyclone® III LS
เอฟพีจีเอ Intel® Arria® 10 GT
เอฟพีจีเอ Stratix® IV E
เอฟพีจีเอ Cyclone® V GT
Cyclone® III FPGAs
เอฟพีจีเอ Stratix® V GX
เอฟพีจีเอ Cyclone® IV GX
เอฟพีจีเอ Cyclone® V GX
เอฟพีจีเอ Stratix® V GS
Stratix® III FPGAs
เอฟพีจีเอ Stratix® IV GX
เอฟพีจีเอ Arria® II GX
เอฟพีจีเอ Intel® Arria® 10 GX
เอฟพีจีเอ Arria® II GZ
เอฟพีจีเอ Stratix® IV GT
เอฟพีจีเอ Cyclone® V E
เอฟพีจีเอ Stratix® V E
Intel® Arria® 10 GT SoC-FPGA
MAX® V CPLDs
Cyclone® V SX SoC-FPGA
Cyclone® V ST SoC-FPGA
Cyclone® V SE SoC-FPGA

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.