Um dieses Problem zu umgehen, kompilieren Sie sie mit der unterstützten Version der ModelSim-Software.
Alternativ können Sie für die Verilog HDL-Simulation die Datei /eda/sim_lib/altera_lnsim.sv. Zu Zeile 1150 und Zeile 10397 hinzufügen automatic
line 1158:
automatic integer mega = 1000000;
line 10397:
automatic real factor = 10**9;
Unterdrücken Sie bei der VHDL-Simulation die Fehlermeldung mit dem folgenden Befehl:
vlog -sv -suppress 2244 altera_lnsim_for_vhdl.sv